Arquitecturas hardware de procesamiento para redes neuronales por eventos

Thumbnail
Ver/
Fecha
2024
Autor
Gigena Ivanovich, Diego
Director
Julián, Pedro
Colaborador
De Marziani, Carlos
Palabras clave
Ingeniería eléctrica; Acelerador de hardware; Inteligencia artificial embebida; Bajo consumo; Procesamiento de eventos; Redes neuronales convolucionales
Metadatos
Mostrar el registro completo del ítem
URI
https://repositoriodigital.uns.edu.ar/handle/123456789/7175
Colecciones
Reconocimiento-NoComercial-CompartirIgual 4.0 (CC BY-NC-SA 4.0)
Excepto si se señala otra cosa, la licencia del ítem se describe como Reconocimiento-NoComercial-CompartirIgual 4.0 (CC BY-NC-SA 4.0)