Diseño de circuitos integrados de bajo consumo para la localización de fuentes sonoras

Abstract

Esta tesis presenta un algoritmo de bajo consumo para detectar la ubicación la localización de una fuente sonora y su implementación en dos circuitos integrados (CI) en tecnologías CMOS estándar de 0,5μm y 0,35μm. El algoritmo utiliza un lazo de realimentación para estimar el retardo exis-tente entre dos señales provenientes de un par de micrófo-nos. Gracias a este enfoque se disminuye la carga computa-cional y por lo tanto se reduce el consumo de potencia en los circuitos que lo implementen. Es capaz de medir adelantos o retrasos entre señales con una resolución de 8 bits (7 bits con signo) y una precisión de bit. Para la realización cir-cuital de este algoritmo se utilizaron técnicas de diseño de bajo consumo que se basan en el manejo adecuado de la actividad del reloj y en la aplicación de registros dinámicos como unidades de memoria. En el diseño de las máscaras se tuvieron en cuenta detalles referidos a la distribución de seña-les a fin de lograr una utilización eficiente del área de silicio. También en esta tesis se presentan resultados experimentales de ensayos desarrollados sobre tres CI. A través de estos re-sultados, obtenidos en laboratorio y en campo, se verificó el correcto funcionamiento de los mismos y se obtuvo el mejor desempeño (consumo y rango de medida) reportado hasta la fecha, en lo que se refiere a CI orientados a la localización de fuentes sonoras. Se diseñaron, construyeron y verificaron unidades que alojan los CI mencionados y son capaces de realizar la ubicación de fuentes sonoras. Sobre los resultados de experiencias de campo se aplicaron métodos de análisis estadístico para estudiar los efectos de las variaciones en el diseño de estas unidades.

This thesis presents a new algorithm for acoustic source localization that performs its action in a low power consu-mption mode. The thesis also presents two circuital imple men-tations of it, showing two integrated circuits (IC) implemented in 0,5μm and 0,35μm CMOS standard process. The algorithm uses a closed loop approach to estimate the existing delay between two signals incoming from a pair of microphones. Thanks to this focus, the computational complexity can be reduced and therefore the power consumption of the circuit can also be reduced. The features of the IC are that it can measure positive and negatives delays with a resolution of 8 bits (7 bits plus a bit sign) and a precision of bit all over the measurement range. For the circuital realization of this algorithm low power consumption design techniques were used; basically an adequate management of the clock activity and the used of dynamic registers as a memory cells. A care-fully mask design was made in order to achieve an efficient utilization of the silicon area. Also in this thesis experimental results from three IC test are shown, being all of them desig-ned to perform time delay measurement. Through these re-sults obtained in a laboratory and in the field, a functional ve-rification was made showing a correct operation of the IC‟s. The best performance in power consumption and measure-ment range was reported for the adaptive closed loop approach. These results were compared to similar task IC‟s (acoustic source localization). A surveillance unit that works with the mentioned IC‟s was designed, built and tested, and it was able to localize acoustic sources. Field experiences were made and results from them where used into a statis-tical analysis way to study the performance changes effects based on the variation of design parameters. From the result of the analysis a new system was obtained that presents betters characteristics and functionalities that the previous one.