Por favor, use este identificador para citar o enlazar este ítem: http://repositoriodigital.uns.edu.ar/handle/123456789/4969
Título : Microprocesador RISC basado en MIPS32 con conectividad AMBA AHBE-Lite
Autor(es) : Oroz de Gaetano, Ariel
Director(es) : Di Federico, Martín
Julián, Pedro
Palabras clave : Ingeniería
Fecha de publicación : 2019
Resumen : En este trabajo se presenta el estudio de arquitecturas de bus y la implementaci on de AMBA AHB-Lite en el marco de un sistema que incluye un microprocesador basado en la arquitectura MIPS32, cuya interfaz es adaptada para ser compatible con las especi caciones del protocolo mencionado. Se realiza una comparaci on del sistema implementado con respecto a otras arquitecturas est andar que emplean procesadores como Cortex-M0, OpenRISC1200, ZPU y LEON3, contrastando los requisitos que cada uno insume en sus implementaciones en FPGA y el desempe~no alcanzado por cada uno.
This work presents the study of bus architectures and the implementation of AMBA AHB-Lite in the context of a system that includes a microprocessor based on the MIPS32 architecture, whose interface is modi ed to comply with the protocol's speci cations. The implemented system is compared with other standard architectures that employ microprocessors such as Cortex-M0, OpenRISC1200, ZPU y LEON3, examining the requirements needed for each case in their FPGA implementation and the performance yielded by each of them.
TEXTO PARCIAL en período de teletrabajo
URI : http://repositoriodigital.uns.edu.ar/handle/123456789/4969
Aparece en las colecciones: Tesis de postgrado

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
Orozco de Gaetano Tesis Parcial.pdfTesis magíster - Texto parcial85,6 kBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons