Por favor, use este identificador para citar o enlazar este ítem: http://repositoriodigital.uns.edu.ar/handle/123456789/3974
Registro completo de metadatos
Campo DC Valor Lengua/Idioma
dc.contributor.advisorMandolesi, Pablo Sergio-
dc.contributor.authorOsterman Sarracini, Niria I.-
dc.date2017-08-11-
dc.date.accessioned2017-12-27T16:29:38Z-
dc.date.available2017-12-27T16:29:38Z-
dc.identifier.other2017-1549es
dc.identifier.urihttp://repositoriodigital.uns.edu.ar/handle/123456789/3974-
dc.description.abstractLos avances en las tecnologías y en las herramientas de fabricación de circuitos integrados han permitido aumentar la cantidad de componentes que se integran en un mismo chip, dando lugar a sistemas más complejos denominados sistemas en un chip (SoCs). Para reducir costos y tiempos del mercado, una característica fundamental que buscan los fabricantes de SoCs es que sus dise~nos sean reutilizables. Por este motivo, para realizar la comunicación entre componentes se utilizan interfaces estandarizadas. En esta tesis se presenta el desarrollo de dos periféricos con un bus de comunicación denominado AMBA, creado por ARM. En primer lugar se muestra el desarrollo de un generador de números aleatorios. Este periférico obtiene su característica a partir de un fenómeno físico aleatorio como es el ruido térmico proveniente de resistencias. El ruido generado se amplifica y se utiliza para controlar la frecuencia de salida de un oscilador. Con esta se~nal se realiza el muestreo de una de mayor frecuencia provista por un oscilador de anillos. La aleatoriedad de los bits resultantes del muestreo se comprueba con las pruebas estadísticas normalizadas por el National Institute of Standards and Technology (NIST). Luego, para el aprendizaje del bus AMBA, se muestra el desarrollo de un Receptor Transmisor Asíncrono Universal (UART). Ambos periféricos se dise~nan con una interfaz AMBA APB y tienen la posibilidad de interactuar con un bus AMBA AHB por medio de un dispositivo denominado puente APB. Los perifricos y su respectiva interfaz AMBA se implementan en un proceso de Tower Jazz de 180 nm.es
dc.description.abstractThe advances in tool and technologies for manufacture of integrated circuits have allowed an increase in the number of components in the same chip, resulting in more complex systems called systems on a chip (SoCs). In order to reduce development costs and time to market, SoCs manufacturers require that their designs be reusable. For this reason, standardized interfaces are used for communication between components. This thesis presents the development of two peripherals that use the standardized AMBA bus, created by ARM. As a first approach to understand the bus interface, a Universal Asynchronous Receiver-Transmitter (UART) is implemented. Next, a true random number generator is designed. Its implementation relies on the physical phenomena of thermal noise intrinsic from resistance. Then this noise is amplified and used to control an oscillator's output frequency. This signal is used to sample a larger frequency signal provided by a ring oscillator. This generates an output bit stream whose randomness is verified with statistical tests standardized by National institute of standards and technology (NIST). Both peripherals are designed for work with an AMBA APB bus and have the possibility to interact with an AMBA bus through a bridge. The peripherals and their respective AMBA interfaces are implemented in a 180 nm Tower Jazz process.es
dc.language.isoes_ARes
dc.subjectIngenieríaes
dc.subjectIngeniería electrónicaes
dc.subjectCircuitos electrónicoses
dc.subjectCircuitos integradoses
dc.subjectAMBAes
dc.subjectChipes
dc.subjectGenerador de números integradoses
dc.subjectRuido térmicoes
dc.subjectBus de comunicaciónes
dc.subjectReceptor transmisor asíncrono universales
dc.titleDesarrollo de IPs basados en AMBA : interfaz serial y generador de números aleatorios de señal mixtaes
dc.typetesis de maestríaes
bcuns.collection.nameBiblioteca Digital Académicaes
bcuns.collection.acronymBDAes
bcuns.collection.urlhttp://tesis.uns.edu.ar/es
bcuns.collection.institutionBiblioteca Central de la Universidad Nacional del Sures
bcuns.depositorylibrary.nameBiblioteca Central de la Universidad Nacional del Sures
bcuns.author.affiliationUniversidad Nacional del Sur (UNS)es
bcuns.advisor.affiliationUniversidad Nacional del Sur (UNS)es
bcuns.advisor.affiliationCONICETes
bcuns.defense.cityBahía Blancaes
bcuns.defense.provinceBuenos Aireses
bcuns.defense.countryArgentinaes
bcuns.programme.nameMagíster en Ingenieríaes
bcuns.thesisdegree.grantorUniversidad Nacional del Sur (UNS)es
Aparece en las colecciones: Tesis de postgrado

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
tesis_osterman_niria.pdfTesis magíster - Texto completo3,62 MBAdobe PDFVisualizar/Abrir


Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons Creative Commons